35364 - ARCHITETTURE DIGITALI PER L'ELABORAZIONE DEL SEGNALE M

Anno Accademico 2023/2024

  • Docente: Francesco Conti
  • Crediti formativi: 6
  • SSD: ING-INF/01
  • Lingua di insegnamento: Italiano
  • Moduli: Francesco Conti (Modulo 1) Davide Rossi (Modulo 2)
  • Modalità didattica: Convenzionale - Lezioni in presenza (Modulo 1) Convenzionale - Lezioni in presenza (Modulo 2)
  • Campus: Bologna
  • Corso: Laurea Magistrale in Ingegneria elettronica (cod. 0934)

Conoscenze e abilità da conseguire

Illustrare le architetture digitali piú in uso per la elaborazione del segnale. Partendo dallo studio di alcuni significativi algoritmi di elaborazione del segnale audio e video, si desumono le specifiche che debbono essere soddisfatte da architetture hardware par la elaborazione del segnale. L'analisi delle architetture piú in uso, seriali e parallele, viene svolta osservando la stretta correlazione tra specifiche algoritmiche ed architetturali nell'ambito di questa classe di macchine.

Contenuti

Il corso si focalizza sulla specifica, il progetto e l'implementazione di architetture hardware digitali su chip, con particolare attenzione ad architetture dedicate per l'elaborazione del segnale digitale.
Accompagna alla teoria una forte componente pratica e di laboratorio.

Teoria:

  • Metriche di valutazione di rilievo per le architetture di elaborazione del segnale
  • Tecniche architetturali per l'efficienza energetica dei sistemi digitali: pipelining, parallelismo, multiplexing ed esempi significativi (aritmetica, filtri digitali, analisi tempo-frequenza).
  • Formati numerici di interesse per i sistemi di elaborazione del segnale digitale (fixed- e floating-point).
  • Progettazione di sistemi digitali per la elaborazione del segnale a bassa dissipazione di potenza.
  • Sintesi logica ed implementazione fisica di sistemi digitali, impatto delle scelte progettuali su prestazioni, potenza ed efficienza energetica.

Laboratorio:

  • Realizzazione e simulazione (Siemens QuestaSim) di acceleratori dedicati per l'elaborazione del segnale.
  • Implementazione fisica di sistemi on chip per l'elaborazione del segnale: sintesi logica (Synopsys Design Compiler) , flussi di place and route (Cadence Innovus).

Testi/Bibliografia

Materiali didattici: tutti i materiali didattici (slide, link, articoli scientifici) saranno distribuiti mediante Virtuale. Tutto il materiale sarà distribuito in lingua inglese.

Testi di riferimento (per consultazione):

  • D. Marković, R. W. Brodersen, "DSP Architecture Design Essentials", Springer 2012
  • G. De Micheli, "Synthesis and Optimization of Digital Circuits", McGraw-Hill Education 1994

Metodi didattici

Lezione frontale in aula in lingua italiana.
Esercitazioni in laboratorio.

Modalità di verifica e valutazione dell'apprendimento

Relazione su esercitazioni assegnate in laboratorio.

Esame orale.

Strumenti a supporto della didattica

Il corso ha forte carattere pratico con esercitazioni in laboratorio volte all'utilizzo di tool professionali per lo sviluppo di sistemi digitali:

  • Ausilio alla specifica con linguaggi di alto livello (e.g., Python)
  • Progetto di architetture in SystemVerilog HDL
  • Simulazione mediante Siemens QuestaSim
  • Sintesi logica con Synopsys Design Compiler
  • Place and Route con Cadence Innovus

Orario di ricevimento

Consulta il sito web di Francesco Conti

Consulta il sito web di Davide Rossi

SDGs

Istruzione di qualità Lavoro dignitoso e crescita economica Imprese innovazione e infrastrutture

L'insegnamento contribuisce al perseguimento degli Obiettivi di Sviluppo Sostenibile dell'Agenda 2030 dell'ONU.