B5523 - LABORATORIO DI ARCHITETTURE DIGITALI PER L'ELABORAZIONE DEL SEGNALE M

Conoscenze e abilità da conseguire

Al termine dell’attività formativa lo studente è in grado di sviluppare in autonomia il progetto di un sistema digitale di elaborazione del segnale, partendo dalla formulazione a livello algoritmico ed arrivando ad una soluzione architetturale ottimizzata, integrata in un sistema digitale complesso (System-on-Chip), implementata mediante flusso digitale VLSI e/o FPGA. Lo studente acquisisce altresì le competenze necessarie per la valutazione del progetto realizzato in termini di performance, area e consumo di potenza.

Contenuti

Il corso è da intendersi come attività progettuale di accompagnamento al corso di Architetture Digitali per l'Elaborazione del Segnale M (35364). Scegliendo fra alcune attività progettuali di lieve/media complessità proposte o comunque concordate con il docente, lo studente ne effettua il progetto completo, comprendente:

• studio delle caratteristiche numeriche dell'algoritmo
• implementazione di un modello in linguaggio ad alto livello (ad esempio Python, Matlab, o C++)
• sviluppo dell'architettura di un acceleratore dedicato e sua descrizione in Hardware Description Language (SystemVerilog HDL)
• integrazione in un System-on-Chip e verifica funzionale
• implementazione in flusso digitale VLSI o FPGA, con valutazione della qualità del risultato in termini di performance (frequenza massima e latenza di calcolo), area/consumo di risorse, e consumo di potenza

L'attività progettuale potrà essere condotta sia all'interno delle strutture dell'università, sia in stretta collaborazione con aziende e centri di ricerca di rilievo nazionale ed internazionale.

La complessità delle attività progettuali proposte è calibrata in modo da permettere di vedere l'intero flusso di progetto nell'ambito delle 75h dell'attività progettuale per chi ha già seguito il corso 35364.

Testi/Bibliografia

Materiale didattico dal corso Architetture Digitali per l'Elaborazione del Segnale M (35364).

Metodi didattici

Il corso non prevede didattica frontale. Le attività vengono svolte dagli studenti in autonomia, come progetti singoli o di coppie di studenti. Il docente organizza ricevimenti settimanali in cui gli studenti possono presentare i risultati intermedi raggiunti e chiedere l'opinione del docente su come procedere.

Modalità di verifica e valutazione dell'apprendimento

Consegna del progetto e presentazione finale in cui lo studente espone e discute con il docente:

• l'architettura scelta e l'approccio alla risoluzione delle difficoltà di progetto
• la qualità dei risultati in termini di performance, area, potenza

La valutazione è svolta congiuntamente sui risultati del progetto e sulla qualità e chiarezza dell'esposizione. In caso di progetti svolti in coppia, la valutazione è effettuata in modo congiunto per entrambi gli studenti partecipanti al progetto.

Strumenti a supporto della didattica

Gli studenti avranno accesso alle risorse di calcolo e agli strumenti necessari (modellazione, simulazione RTL tramite Siemens QuestaSim, sintesi logica ASIC mediante Synopsys Design Compiler, sintesi FPGA mediante Xilinx Vivado).

Orario di ricevimento

Consulta il sito web di Francesco Conti