34876 - ELETTRONICA DEI SISTEMI DIGITALI M

Conoscenze e abilità da conseguire

Illustrare le moderne metodologie di progetto dei circuiti integrati a larga scala (VLSI) in tecnologia CMOS, con riferimento sia alle architetture circuitali che realizzano le più importanti funzioni logiche e aritmetiche, sia alle tecniche di progettazione assistita ai vari livelli di astrazione.

Contenuti

Tendenze evolutive della Microelettronica. Richiamo sulle caratteristiche dei transistori MOS. Evoluzione della microelettronica verso livelli crescenti di integrazione.  Richiamo sulle caratteristiche corrente/tensione dei transistori MOS. Effetti reattivi dei transistori. Brevi cenni di tecnologia planare del silicio, con particolare riferimento ai processi CMOS standard ed SOI. Regole di layout. 

Richiami sulle proprietà dei circuiti digitali e loro parametri rappresentativi.  Requisiti funzionali e prestazioni.

Metodologie progettuali full-custom e semi-custom. Livelli di astrazione di un sistema digitale. Metodologie progettuali semi-custom (CBIC, MPGA, FPGA) e full custom. Flusso di progetto di dispositivi semi-custom. Linguaggi RTL.  Libreria di celle elementari e loro caratterizzazione per programmi di sintesi e simulazione logica. Modelli lineari e modelli non lineari per calcolare il tempo di propagazione di celle elementari in funzione delle caratteristiche della rete in cui la cella stessa è piazzata. Modelli per valutarne il consumo. 

Celle combinatorie in logica statica CMOS. Richiami sul ritardo di propagazione dell'invertitore statico e delle porte logiche CMOS. Considerazioni energetiche: potenza statica e contributo dinamico. Relazioni ritardo-consumo. Regole di composizione delle logiche statiche CMOS per la realizzazione di funzioni logiche complesse.  Modello basato su "logical effort".  Altre famigli logiche CMOS statiche: logiche pseudo n-MOS e  a pass-transistor. Analisi delle prestazioni. 

Celle combinatorie in logica dinamica CMOS. Richiami sulle logiche CMOS dinamiche e sulle loro modalità di connessione in cascata. Analisi di alcune applicazioni significative. Logiche Domino.  

Celle sequenziali.  Memorizzazione dell'informazione in forma statica: latch e registri statici CMOS,  con e senza controllo asincrono di reset. Vincoli temporali per il corretto funzionamento (tempi di set-up e hold). Latch e registri dinamici: latch n-C2MOS e p-C2MOS, variante “split output” e  registri dinamici a una sola fase. Applicazioni delle logiche a una sola fase. Il rumore nelle logiche dinamiche. Caratterizzazione dei margini di immunità ai disturbi nelle logiche dinamiche.

Interconnessioni. Modelli delle linee di interconnessione a parametri concentrati (C, RC). Buffer e ripetitori. Effetti legati alla contrazione delle geometrie. Gerarchia delle interconnessioni e criteri per scegliere il livello di metallo e la larghezza della pista.

Sistemi digitali sincroni. Vincoli per il corretto funzionamento. Distribuzione del clock; effetto di skew e jitter. Pipeline  e parallelismo. Effetti di scelte architetturali sulle prestazioni (area, latenza, throughput e consumo). 

Schemi architetturali e circuitali di moduli aritmetici.  Schemi di "Full-adder"  in logica CMOS statica (FCMOS, "mirror" e a pass-transitor). Full-adder in logica dinamica. Sommatori seriali in logica statica e dinamica. Architettura di sommatori paralleli di vario tipo (ripple carry, carry look-ahead, carry select, carry save, carry skip). Moltiplicatore seriale. Moltiplicatore parallelo a matrice. Moltiplicatori paralleli ad albero di Wallace e ad albero binario. 

Richiamo sulle memorie a semi-conduttore. Classificazione. Architettura a singolo o più banchi.  Memorie SRAM: cella elementare e criteri di dimensionamento. Scelte per ridurre la potenza statica.  Stima degli effetti reattivi associati a bit-line e word line, progetto dei circuiti di decodifica, di "sensing" e dei driver delle bit-line. Memorie con più porte in lettura. Memoria associativa. Cenni su memorie DRAM. Cenni sulle memorie non volatili. 

Descrizione circuitale dei principali moduli funzionali che compongono l'unità di elaborazione di un sistema digitale. Schema a blocchi di un elaboratore digitale su singolo chip: unità di elaborazione e unità di controllo. Struttura dell'unità di elaborazione e progetto circuitale dei principali blocchi funzionali che la compongono: unità di aggiornamento del program counter, register file, unità logico-aritmetica (ALU), cache delle istruzioni (tag memory) e controllore di cache, cache dei dati. 

Testi/Bibliografia

J. M. Rabaey, A. Chandrakasan, B. Nikolic:  Digital Integrated Circuits - A Design Perspective, Second Edition, Prentice Hall International, 2003 (http://bwrc.eecs.berkeley.edu/Classes/IcBook/index.html). 

J. Hennessy, D. Patterson: Computer Architecture. A Quantitative Approach, Morgan Kaufmann Publishers, 1990.

Metodi didattici

Tutti e soli gli argomenti del corso sono trattati in aula. Il corso è  integrato con il corso di Laboratorio di Elettronica dei Sistemi Digitali.  

Modalità di verifica e valutazione dell'apprendimento

La prova di esame si svolgerà nel modo seguente:

1) Colloquio orale sui contenuti del corso;

2) Discussione dell'attività di laboratorio.

Il superamento della fase 1) è propedeutico alla fase 2). 

Strumenti a supporto della didattica

Il materiale didattico può essere reperito nel sito del docente.

Orario di ricevimento

Consulta il sito web di Eleonora Franchi Scarselli