- Docente: Tullio Salmon Cinotti
- Crediti formativi: 9
- SSD: ING-INF/05
- Lingua di insegnamento: Italiano
- Moduli: Tullio Salmon Cinotti (Modulo 2) Luca Roffia (Modulo 1) Nicola Testoni (Modulo 3)
- Modalità didattica: Convenzionale - Lezioni in presenza (Modulo 2) Convenzionale - Lezioni in presenza (Modulo 1) Convenzionale - Lezioni in presenza (Modulo 3)
- Campus: Cesena
-
Corso:
Laurea in
Ingegneria biomedica (cod. 0946)
Valido anche per Laurea in Ingegneria elettronica per l'energia e l'informazione (cod. 8767)
Conoscenze e abilità da conseguire
Al termine del corso, lo studente dispone del metodo e degli strumenti con cui affrontare con consapevolezza il progetto di semplici sistemi a microprocessore. Lo studente impara ad analizzare e fare la sintesi di reti logiche combinatorie e sequenziali (sincrone e asincrone). Queste conoscenze costituiscono la base per lo studio delle architetture dei moderni calcolatori elettronici, delle quali lo studente ne apprende i principi generali di funzionamento, l'impatto sulle prestazioni, il progetto dell'unità di elaborazione e la mutua relazione esistente tra hardware e software. Al di là dei contenuti specifici, lo studente acquisisce una delle principali abilità che l'industria chiede oggi a un ingegnere dell'informazione, e cioè la capacità di gestire la complessità di un progetto, abituandolo alla pratica dell'astrazione, intesa come attività volta a rappresentare in modo efficace e gerarchico l'essenza del sistema di elaborazione.
Contenuti
Codifica binaria dell'informazione Analisi e sintesi di reti logiche combinatorie, sequenziali asincrone e sequenziali sincrone Modello della macchina a stati finiti Principi di funzionamento di un calcolatore Macchina di Von Neumann Modello di esecuzione di un programma Indirizzamento della memoria e dei dispositivi di I/O Architettura dell'hardware dei calcolatori ISA (Instruction Set Architecture) Architetture R-R (RISC) e Architetture M-R (CISC) Misura delle prestazioni di un calcolatore Impatto dell'architettura sulla prestazioni Struttura interna di una CPU Struttura con unità di controllo strettamente sequenziale Progetto di sistemi a microprocessore
Testi/Bibliografia
R. Laschi, M. Prandini: "Appunti di Reti Logiche", Esculapio 2007
Hennessy Patterson: "Computer architecture: a quantitative
approach" - Morgan Kaufmann pub. Inc.
Giacomo Bucci: “Architetture dei calcolatori elettronici”
McGraw-Hill
Metodi didattici
Verranno inizialmente introdotti i principi di funzionamento di un
calcolatore e con un approccio "top-down" si illustrerà
introduttivamente la struttura dell'hardware di un
calcolatore.
Verranno quindi studiate le reti logiche, modello di tutti i
sistemi digitali tra cui i calcolatri elettronici e successivamente
con un procedimento "bottom-up" si giungerà a delineare la
struttura interna di una CPU. Si mostrerà come la sua struttura sia
legata all'architettura del suo set di istruzioni, e, infine, si
mostrerà come la CPU interagisce con gli altri blocchi funzionali
del calcolatore (memoria e interfacce di ingresso/uscita).
Modalità di verifica e valutazione dell'apprendimento
La prova d'esame mira a verificare:
- la comprensione dei principi fondandanti e dei modelli alla base della progettazione digitale (codifica delle informazioni, algebra della commutazione, automi a stati finiti, schemi logici, analisi e sintesi di reti logiche combinatorie e sequenziali sincrone)
- la comprensione del filo conduttore che porta da semplici reti combinatorie e sequenziali sincrone alla struttura del data path e dell'unità di controllo di una CPU (in quanto "macchina programmabile a esecuzione sequenziale e programma memorizzato")
- la conoscenza un semplice Set di Istruzioni (ISA RISC del DLX)
- la copacità di i'interfacciamento della CPU a semplici dispositivi di I/O e alla relativa gestione con semplici programmi a interrupt o a polling.
A tal fine l'esame è suddiviso in 3 prove, ognuna relativa ad una parte specifica del programma:
- Prova 1: Reti Logiche
- Prova 2: ISA DLX e sua implementazione in una CPU con DATA PATH sequenziale
- Prova 3 Impostazione del progetto di un semplice sistema a microprocessore
Non è prevista alcuna prova orale.
Strumenti a supporto della didattica
Le lezioni verrano svolte utilizzando slides disponibili presso il sito web del corso.
Dal sito web si può accedere ad una bacheca, all'interno della quale vengono esposti avvisi nonchè testi e soluzioni dei temi d'esame.
Orario di ricevimento
Consulta il sito web di Tullio Salmon Cinotti
Consulta il sito web di Luca Roffia
Consulta il sito web di Nicola Testoni