- Docente: Davide Rossi
- Crediti formativi: 6
- SSD: ING-INF/01
- Lingua di insegnamento: Italiano
- Modalità didattica: Convenzionale - Lezioni in presenza
- Campus: Bologna
- Corso: Laurea in Ingegneria elettronica e telecomunicazioni (cod. 9065)
-
dal 20/02/2023 al 08/06/2023
Conoscenze e abilità da conseguire
Al termine del corso lo studente conosce i problemi di progetto di sistemi elettronici digitali realizzati tramite assemblaggio su scheda di componenti elettronici commerciali. In particolare lo studente è in grado di progettare semplici sistemi digitali in VHDL, mappare su FPGA il codice VHDL descrivente i sistemi in questione, progettare schede tenendo conto del loro impatto sulle prestazioni dei sistemi digitali che realizzano.
Contenuti
• Digital Design Flows
– Economic impact of Microelectronics
– Digital technologies Full Custom/Semi Custom, FPGAs
• Hardware Description Languages
– Introduction to System Verilog
– Combinational Logic, Sequential Logic, Finite State Machines
• Functional Verification
– Testbenches
– Assertions
• Simulation and Synthesis
– How a simulator works, modelling time in system Verilog
– Basics of RTL synthesis, constraints
• Digital Architectures
– From Fully Programmable to ASIC and back
– Chiplets Architectures
• Review of circuits, electronics and traveling wave theory
– Thevenin and Norton equivalents
– Device capacitance and inductance
– Current sourcing and sinking
– Transmission line impedance, source and load impedance, reflections
• Packaging technologies and thermal issues
– Packaged parts, bare die, chip-on-board, multi-chip modules
• Printed Circuit Boards Characterization
– Terminations and vias
– Clock distribution
– Cross-talk
– Filtering and decoupling
– Shielding and grounding
– Connection between boards, impedance matching
Testi/Bibliografia
- Material Distributed by the Teacher
- Hubert Kaeslin, "Top Down Digital Design"
- Howard Johnson, Martin Graham, "High-Speed Digital Design - A Handbook of Black Magic"
Metodi didattici
Lectures
Lab Exercisies
Modalità di verifica e valutazione dell'apprendimento
1) System Verilog Exercise
2) Discussion with the teacher
3) Lab Assignments
Strumenti a supporto della didattica
CAD Tools for System Verilog Design
Orario di ricevimento
Consulta il sito web di Davide Rossi