- Docente: Giovanni Neri
- Crediti formativi: 6
- SSD: ING-INF/05
- Lingua di insegnamento: Inglese
- Modalità didattica: Convenzionale - Lezioni in presenza
- Campus: Bologna
- Corso: Laurea Magistrale in Telecommunications engineering (cod. 9205)
Conoscenze e abilità da conseguire
At the end of this course, the student will be able to directly design and implement simple synchronous and asynchronous logical networks. They will also know how to use computer assisted programs for designing, partitioning and simulating complex digital systems using VHDL language. They will have also a good knowledge of the problems arising from the real behaviour of the digital devices.
Contenuti
Reti combinatorie: algebra di Boole, tabelle della ver ità, sintesi, sintesi, forme canoniche, minimizzazione, mappe di Karnaugh. Reti asincrone: sintesi formale, minimizzazione, sintesi diretta. Reti sincrone: sintesi formale, minimizzazione, registri, contatori, registri a traslazione. VHDL. Uso del sistema di sintesi Xilinx Vivado..
Testi/Bibliografia
Nessuno
Metodi didattici
Lezioni frontali - Le lezioni sono anche broadcasted in tempo reale su Internet, sono registrate e rese disponibili sul sito http://gneri.deis.unibo.it dove sono anche memorizzati i PDF delle slides proiettate.
Modalità di verifica e valutazione dell'apprendimento
L'esame consiste di una prova scritta e una orale se la prova scritta è stata superata. La prova scritta (2 ore) consiste di 3/4 domande relative al programma del corso che possono essere semplici esercizi o domande. L'esame orale (che si tiene lo stesso giorno dello scritto) verte su tutto il programma del corso. Se l'esame scritto non viene superato la cosa non viene tenuta in considerazione. L'esito dell'esame orale viene invece in ogni caso registrato sia esso positivo o negativo. In questo utlimo caso anche l'esame scritto deve essere ripetuto. L'esame scritto è valido solo per la data d'esame corrente. Non sono permessi cellulari, tablet, appunti etc. Prima di accedere alle prove d'esame lo studente deve presentare un progetto in VHDL da concordare con il docente.
Strumenti a supporto della didattica
Vedi http://gneri.deis.unibo.it
Link ad altre eventuali informazioni
Orario di ricevimento
Consulta il sito web di Giovanni Neri