- Docente: Stefano Mattoccia
- Crediti formativi: 6
- SSD: ING-INF/05
- Lingua di insegnamento: Italiano
- Modalità didattica: Convenzionale - Lezioni in presenza
- Campus: Bologna
- Corso: Laurea in Ingegneria informatica (cod. 9254)
Conoscenze e abilità da conseguire
Conoscenza dei principi architetturali dei calcolatori elettronici. Unità centrale di elaborazione, unità di memoria, unità di I/O. Coprocessori e controllori periferici.
Contenuti
Evoluzione tecnologica dei calcolatori - Metodologie di progetto dei calcolatori elettronici - Organizzazione gerarchica dei calcolatori - Architetture RISC (con riferimento al processore DLX) e confronto con architetture CISC - Cenni sulle architetture avanzate - Memorie e decodifiche - Unità di controllo sequenziali - Unità di controllo pipelined - Gestione dell' I/O - Processore ARM
Testi/Bibliografia
Lucidi disponibili sul sito del corso .
Per approfondimenti (opzionali e non strettamente necessari ):
- S. Furber, “ARM –System-on-a-chip architecture”, Addison Wesley
- Hennessy Patterson - Computer architecture: a quantitative approach - Cap. 1..5
- J. Yiu, “The definitive guide to the ARM Cortex M0”
Metodi didattici
Al termine di ogni argomento sono previste esercitazioni svolte in aula dagli studenti e con successiva e approfondita soluzione (più di una ove necessario) svolta in aula insieme agli studenti.
Modalità di verifica e valutazione dell'apprendimento
Esame scritto: progetto di un sistema basato su CPU e domande d carattere generale inerenti l'architettura delle CPU. Per superare l'esame è cruciale svolgere in modo soddisfacente il progetto del sistema basato su CPU.
Strumenti a supporto della didattica
Lucidi ed esercizi con soluzione disponibile sul sito del corso.
Link ad altre eventuali informazioni
http://vision.disi.unibo.it/~smatt/Site/Courses.html
Orario di ricevimento
Consulta il sito web di Stefano Mattoccia
SDGs
L'insegnamento contribuisce al perseguimento degli Obiettivi di Sviluppo Sostenibile dell'Agenda 2030 dell'ONU.