35223 - CALCOLATORI ELETTRONICI M

Conoscenze e abilità da conseguire

Illustrare sistemi a microprocessori a parallelismo multibyte, sistemi di memorie multibyte, agenti hardware intelligenti, schede reali basate su microprocessore x86, architetture avanzate, tecnologie cache, sistemi impaginati e segmentati, famiglia Pentium, pipelinining, accesso burst e temporizzazioni, cache di secondo livello e sistemi multiprocessore, esecuzioneout-of-order e tecnologie implementative, i processori Pentium II, III e IV e i chip di supporto, interfacciamento delle memorie dinamiche.

Contenuti

Architettura dei calcolatori elettronici: pipeline nelle unità di elaborazione, gerarchia delle memorie, DMA, gerarchia dei bus, bridge, periferiche e relativa gestione.
OBIETTIVO DELL'INSEGNAMENTO
Obiettivo dell'insegnamento è aiutare lo studente a impadronirsi di un quadro di riferimento che gli consenta di affrontare con consapevolezza la progettazione digitale a diversi livelli di astrazione (dal componente al sistema, sia esso su singolo chip o su scheda).
POSIZIONAMENTO NEL PERCORSO FORMATIVO
Il modulo si colloca a valle degli insegnamenti di reti logiche, calcolatori elettronici, e fondamenti di informatic , impartiti nelle lauree dell'Ingegneria dell'Informazione dell'Università di Bologna.
L'insegnamento presuppone acquisite le conoscenze elementari di architettura dell'hardware dei calcolatori elettronici (Set di istruzioni Registro-Registro e Memoria-Registro, datapath e unità di controllo, pipeline elementare per set di istruzioni R-R (RISC), memorie, gestione delle interfacce di ingresso/uscita a interrupt e a controllo di programma, driver), e intende trasferire conoscenze più avanzate sull'architettura, sui principi di funzionamento, sulle prestazioni e sulla evoluzione dei calcolatori ad alta integrazione e larga diffusione.
In particolare il corso tratta i seguenti argomenti:

1. parallelismo a livello di istruzione, modelli di esecuzione bloccanti e non  bloccanti
2. set di istruzioni per architetture multitasking protette (architettura Intel a 32 bit, IA32)
3. gerarchia delle memorie
4. architetture di sistema multimaster con DMA controller e architetture multiprocessore a memoria condivisa con accesso uniforme alla memoria (UMA)
   

Il corso si sofferma inoltre su alcune strutture che trovano impiego diffuso all'interno dei calcolatori ad alte prestazioni, come ad esempio le memorie associative.
 ABILITA' DA CONSEGUIRE
Al di là dei contenuti specifici, il corso si prefigge l'obiettivo di far acquisire allo studente una delle principali abilità che l'industria chiede oggi a un ingegnere dell'informazione, e cioè la capacità di gestire la complessità di un progetto, abituandolo alla pratica dell'astrazione, intesa come attività volta a rappresentare in modo efficace e gerarchico l'essenza del sistema di elaborazione. La prova d'esame mira a verificare sia le conoscenze acquisite, sia il raggiungimento di questo obiettivo.

Modalità di verifica e valutazione dell'apprendimento

L'esame consiste di una prova scritta volta a verificare la preparazione dello studente sia sulla progettazione sia sull'architettura dell'hardware dei calcolatori.
La prova comprende uno o due esercizi di progetto con alcune domande di teoria.
Per la prova scritta lo studente dispone di quattro ore di tempo ed ha libero accesso a tutta la documentazione e agli strumenti di calcolo che ha portato con sè.
Sul sito del corso sono disponibili alcuni testi di prove già assegnate con alcune tracce di soluzione.

Link ad altre eventuali informazioni

http://didattica.arces.unibo.it/index.php?dbName=tsalmon

Orario di ricevimento

Consulta il sito web di Tullio Salmon Cinotti