34876 - ELETTRONICA DEI SISTEMI DIGITALI M

Scheda insegnamento

Anno Accademico 2018/2019

Conoscenze e abilità da conseguire

Illustrare le moderne metodologie di progetto dei circuiti integrati a larga scala (VLSI) in tecnologia CMOS, con riferimento sia alle architetture circuitali che realizzano le più importanti funzioni logiche e aritmetiche, sia alle tecniche di progettazione assistita ai vari livelli di astrazione.

Contenuti

Tendenze evolutive della Microelettronica. Richiamo sulle caratteristiche dei transistori MOS. Evoluzione della microelettronica verso livelli crescenti di integrazione.  Richiamo sulle caratteristiche corrente/tensione dei transistori MOS. Effetti reattivi dei transistori. Brevi cenni di tecnologia planare del silicio, con particolare riferimento ai processi CMOS standard ed SOI. Regole di layout. 

Richiami sulle proprietà dei circuiti digitali e loro parametri rappresentativi.  Livelli di astrazione di un sistema digitale. Requisiti funzionali e prestazioni.

Metodologie progettuali full-custom e semi-custom. Metodologie progettuali semi-custom (CBIC, MPGA, FPGA) e full custom. Flusso di progetto di dispositivi semi-custom. Linguaggi di descrizione hardware.  Libreria di celle elementari e loro caratterizzazione per programmi di sintesi e simulazione logica. Modelli lineari e non lineari del tempo di propagazione di celle elementari in funzione delle caratteristiche della rete logica in cui la cella stessa è piazzata. Modelli per valutare il consumo, statico e dinamico, di sistemi digitali utilizzando la caratterizzazione delle celle elementari. 

Celle combinatorie in logica statica CMOS.  Richiami sul ritardo di propagazione dell'invertitore e di porte logiche a più ingressi realizzate in logica CMOS statica pienamente complementare (FCMOS). Considerazioni energetiche: potenza statica e contributo dinamico. Relazioni ritardo-consumo. Regole di composizione delle logiche statiche CMOS per la realizzazione di funzioni logiche complesse.  Modello basato su "logical effort".  Altre famiglie logiche CMOS statiche: logiche pseudo n-MOS. Analisi di applicazioni significative. Logiche a pass-transistor: analisi delle prestazioni e confronto con le logiche FCMOS in applicazioni significative (porte logiche exor e selettori a più vie).

Celle combinatorie in logica dinamica CMOS. Richiami sulle logiche CMOS dinamiche e sulle loro modalità di connessione in cascata. Analisi di alcune applicazioni significative. Logiche Domino.  

Celle sequenziali.  Memorizzazione dell'informazione in forma statica: latch e registri statici CMOS,  con e senza controllo asincrono di reset. Vincoli temporali per il corretto funzionamento (tempi di set-up e hold). Caratterizzazione di registri statici per flussi di progetto semi-custom. Latch e registri dinamici: latch n-C2MOS e p-C2MOS, variante “split output” e  registri dinamici a una sola fase (TSPC). Applicazioni delle logiche a una sola fase. Il rumore nelle logiche dinamiche. Caratterizzazione dei margini di immunità ai disturbi nelle logiche dinamiche.

Sistemi digitali sincroni. Vincoli sul rispetto del tempo di setup e di hold per il corretto funzionamento di sistemi digitali sincroni. Distribuzione del clock. Fenomeni di skew e jitter: cause e effetto sulle prestazioni del circuito. Pipeline a registri e a latch: effetti sulle prestazioni del sistema digitale. Parallelismo. Effetti di scelte architetturali sulle prestazioni (area, latenza, throughput e consumo).

Interconnessioni. Modelli delle linee di interconnessione a parametri concentrati (C, RC). Caduta resistiva (IR drop). Effetti associati alla componente induttiva. Progetto di buffer e ripetitori. Effetti legati alla contrazione delle geometrie. Gerarchia delle interconnessioni e criteri per scegliere il livello di metallo e la larghezza della pista.

Macrocelle aritmetiche: schemi architetturali e circuitali di moduli sommatori e moltiplicatori.  Schemi di "full-adder" (sommatori a un bit) in logica CMOS statica (FCMOS, mirror e a pass-transistor) e dinamica. Sommatori a propagazione del riporto ("ripple carry"). Schemi di sommatori "carry look-ahead"  (carry skip, carry select, albero binario). Confronto delle prestazioni (area, consumo, latenza). Moltiplicatore seriale. Moltiplicatore parallelo a matrice. Moltiplicatori paralleli ad albero binario.Confronto delle prestazioni.

Richiamo sulle memorie a semi-conduttore. Classificazione. Architettura a singolo o più banchi.  Memorie SRAM: cella elementare e criteri di dimensionamento. Scelte per ridurre la potenza statica.  Stima degli effetti reattivi associati a bit-line e word line, progetto dei circuiti di decodifica, di "sensing" e dei driver delle bit-line. Memorie con più porte in lettura (register file). Memoria associativa. Cenni su memorie DRAM. Cenni sulle memorie non volatili.

Descrizione circuitale dei principali moduli funzionali che compongono l'unità di elaborazione di un sistema digitale. Schema a blocchi di un elaboratore digitale su singolo chip: unità di elaborazione e unità di controllo. Struttura dell'unità di elaborazione e progetto circuitale dei principali blocchi funzionali che la compongono: unità di aggiornamento del program counter, register file, unità logico-aritmetica (ALU), cache delle istruzioni (tag memory) e controllore di cache, cache dei dati.



Testi/Bibliografia

J. M. Rabaey, A. Chandrakasan, B. Nikolic:  Digital Integrated Circuits - A Design Perspective, Second Edition, Prentice Hall International, 2003 (http://bwrc.eecs.berkeley.edu/Classes/IcBook/index.html). 

Materiale didattico distribuito su ALMA Campus.

Metodi didattici

Tutti e soli gli argomenti del corso sono trattati in aula. Il corso è  integrato con il corso di Laboratorio di Elettronica dei Sistemi Digitali nel quale saranno proposte esercitazioni utilizzando strumenti di progettazione assistita ai diversi livelli di astrazione di celle, macrocelle e semplici sistemi digitali.

Modalità di verifica e valutazione dell'apprendimento

La prova di esame si svolgerà nel modo seguente:

1) Colloquio orale sui contenuti del corso;

2) Discussione dell'attività di laboratorio.

Il superamento della fase 1) è propedeutico alla fase 2). 

Strumenti a supporto della didattica

Il materiale didattico può essere reperito nel sito del docente.

Orario di ricevimento

Consulta il sito web di Eleonora Franchi Scarselli