Le attività del gruppo di ricerca riguardano la modellistica fisica, la simulazione numerica e la caratterizzazione di dispositivi e sensori a semiconduttore in tecnologie emergenti. In particolare, le attività sono focalizzate sullo studio di dispositivi in carbonio, semiconduttori bidimensionali, materiali ferroelettrici, semiconduttori III-V, transistori ad effetto tunnel, memorie a cambiamento di fase, dispositivi per applicazioni ad alte tensioni in silicio, GaN/AlGaN e SiC di nuova concezione. La modellistica è un aspetto essenziale per migliorare la comprensione delle proprietà fisiche dei dispositivi d’interesse, ed esplorare/ottimizzare le varie opzioni. A tal fine sono utilizzati e sviluppati dal gruppo di ricerca adeguati strumenti di simulazione. In parallelo, il gruppo si occupa anche di misure al fine di caratterizzare i dispositivi e convalidare i modelli fisici.
Sviluppo di modelli e caratterizzazione del degrado dovuto
allo stress elettrico in dispositivi MOSFET Smart Power
Uno degli aspetti chiave nella progettazione dei dispositivi di
potenza per nodi tecnologici di futura generazione è la loro
affidabilità. Per questo motivo le prestazioni del dispositivo
devono sempre essere ottimizzate considerando anche i problemi dati
dall'intrappolamento di carica nell'ossido (stress da portatori
caldi) e dagli effetti di auto-riscaldamento (degrado termico). I meccanismi di degrado da lacune calde in transistor di potenza a canale n stanno recentemente diventando importanti. Sebbene le lacune siano minoritarie nei dispositivi a canale n, esse possono essere generate per ionizzazione da impatto da elettroni molto energetici e, visti gli elevati campi elettrici che si instaurano all'interno del dispositivo, acquisire abbastanza energia da essere iniettate nel contatto di gate attraverso lo strato di ossido. In questo modo si forma una corrente di gate di lacune calde che causa il degrado del dispositivo e che può essere simulata numericamente tramite un apposito modello TCAD che richiede di essere calibrato.
Effetti del package su dispositivi a semiconduttore per
applicazioni ad alte tensioni
L'attuale evoluzione verso una integrazione di dispositivi ad
alta tensione con dispositivi a bassa tensione nello stesso package
per realizzare sistemi di potenza compatti ed aumentare la
frequenza spinge verso nuove configurazioni (ad esempio, stacked
dies) per i quali non esistono ancora studi accurati di
affidabilità. In questo progetto verranno studiati gli effetti di
accumulo di carica e di polarizzazione dei composti plastici
utilizzati nell'incapsulamento. Il risultato principale di questa
attività sarà una panoramica degli effetti di accoppiamento tra
package e dispositivo ad alta tensione al variare di materiali con
diverse proprietà, tecnologia del dispositivo ed architettura del
package.
Studio dell'affidabilità e dei meccanismi fisici di rottura
di transistori HFET per alte tensioni in GaN/AlGaN con substrato di
silicio.
Il progetto è focalizzato sullo studio dell'affidabilità di
transistori GaN-HFET realizzati su substrato di silicio per
applicazioni nell'ambito della conversione di potenza in
sostituzione dei MOSFET di silicio. Verranno sviluppati modelli
fisici per la simulazione TCAD di dispositivi con eterostrutture di
GaN/AlGaN su substrato di silicio considerando gli effetti della
geometria e dello stack dei materali. L'obiettivo principale di
questa attività sarà quello di determinare e confrontare la
stabilità delle prestazioni e l'affidabilità dei dispositivi
GaN-HFET al variare della geometria, dello stack di materiali,
delle diverse configurazioni di trappole alle varie interfacce e di
temperatura.
Dispositivi integrati che proteggono i circuiti bloccando la tensione di scariche elettrostatiche indesiderate (ESD).
I dispositivi utilizzati come celle di protezione da ESD sono diodi o BJT che si collegano in parallelo con le linee di segnale del chip, sopportano la tensione ESD e scaricano la maggior parte della corrente nella cella di protezione: in questo caso, partendo da dispositivi standard, serve fare simulazioni numeriche applicando gradini di corrente via via crescente e con tempi di impulso diversi per analizzarne il comportamento in modo adeguato e determinarne la velocità di risposta (trigger della protezione e uniformità della distribuzione di corrente), il riscaldamento per effetto Joule e il power-to-failure (scegliendo il criterio di failure più adatto per le diverse applicazioni finali).
Effetti di instabilità in diodi di potenza di grandi dimensioni durante la fase di spegnimento veloce.
I diodi di potenza di grandi dimensioni mostrano instabilità dovute alla dinamica dello spostamento di elettroni e lacune in regioni con alti campi elettrici, con l’evidenza di filamenti di corrente che possono causare un danno irreversibile a tensioni più basse di quelle proprie della rottura in DC. Queste instabilità possono essere causate da disomogeneità del sistema fisico, di drogaggio o di struttura, che possono essere simulate numericamente per evidenziarne il ruolo ed eventualmente individuare scelte progettuali per evitarle.
Studio delle terminazioni di diodi ad alta potenza
Le terminazioni delle giunzioni p-n svolgono ruolo fondamentale nell’affidabilità dei dispositivi elettronici di potenza in quanto permettono di ottenere, se ben calibrate, una tensione di rottura prossima a quella ideale del silicio. Diverse tipologie di terminazioni sono state sviluppate nel corso degli anni. Una di esse è la terminazione planare VLD (variation of lateral doping) nella quale la concentrazione di drogaggio decresce procedendo dall’inizio della terminazione verso il bordo del dispositivo. L’attività di tesi consiste nel trovare, tramite l’utilizzo di un tool commerciale (Sentaurus TCAD), il profilo di drogaggio laterale che minimizza la lunghezza della terminazione preservando allo stesso tempo la tensione di rottura.
