- Docente: Tullio Salmon Cinotti
- Crediti formativi: 6
- SSD: ING-INF/05
- Lingua di insegnamento: Italiano
- Moduli: Tullio Salmon Cinotti (Modulo 1) Matteo Poggi (Modulo 2)
- Modalità didattica: Convenzionale - Lezioni in presenza (Modulo 1) Convenzionale - Lezioni in presenza (Modulo 2)
- Campus: Bologna
-
Corso:
Laurea in
Ingegneria elettronica e telecomunicazioni (cod. 9065)
Valido anche per Laurea in Ingegneria dell'automazione (cod. 9217)
-
Orario delle lezioni (Modulo 1)
dal 06/11/2024 al 18/12/2024
-
Orario delle lezioni (Modulo 2)
dal 17/09/2024 al 05/11/2024
Conoscenze e abilità da conseguire
Al termine del corso lo studente conosce i principi e i modelli di riferimento dei sistemi digitali ed è capace di applicare metodi di analisi, sintesi e composizione di reti combinatorie e sequenziali.
Contenuti
POSIZIONAMENTO DI RETI LOGICHE NEL PERCORSO FORMATIVO
Prerequisiti:
- Nessuno
- Calcolatori Elettronici T e M, Elettronica T (cioè Elettronica digitale), Progetto di Sistemi Elettronici T
Macchine digitali e reti logiche
Codifica delle informazioni - principali codici numerici e alfanumerici
Modelli e metodi di analisi e sintesi delle reti logiche combinatorie e sequenziali:
- Reti combinatorie
- algebra della commutazione
- i principali componenti combinatori: decoder, multiplexer, operatori aritmetici
- sintesi minima e sintesi basata sulle espressioni generali e sui teoremi di espansione (Multiplexer, LUT e ROM)
- Reti sequenziali - automi a stati finiti
- reti sequenziali asincrone e il FF-SR
- reti sequenziali sincrone e il FF-D
- reti sequenziali sincrone comunemente impiegate come componenti di sistemi digitali:
- contatori e registri di vario tipo
Composizione di contatori, registri e reti combinatorie e loro impiego in semplici progetti.
Introduzione all'architettura di un calcolatore: Data Path e Unità di controllo.
Avvicinamento ai tools di supporto alla progetto e alla verifica di reti logiche: generazione interattiva di schematici e relativa simulazione.
Testi/Bibliografia
Modifica Testi/Bibliografia
Roberto Laschi, Reti Logiche, Progetto Leonardo, Bologna
R. Laschi, M.Prandini, Reti Logiche, Esculapio
Peter J.Ashenden, Digital Design An Embedded Systems Approach Using VHDL, Morgan Kaufmann (solo i primi quattro capitoli ed il sesto sono rilevanti per questo insegnamento).
Metodi didattici
L'insegnamento è organizzato in lezioni frontali svolte alla lavagna, con il supporto di lucidi proiettati.
Sono previste cinque ore e 30 minuti di lezione alla settimana per un totale di 60 ore.
Modalità di verifica e valutazione dell'apprendimento
L'esame consiste di una prova scritta obbligatoria della durata approssimativa di 2 ore e trenta minuti.
La prova è suddivisa in due parti: la prima è costituita da alcuni rapidi esercizi volti a verificare la comprensione della teoria, mentre la seconda parte prevede lo svolgimento di un esercizio di progetto.
Per quanto riguarda la parte di teoria, le risposte vanno indicate sul foglio delle domande. Gli studenti non possono consultare nessuna fonte e il tempo a loro disposizione non supera i 50 minuti.
La parte di progetto prevede la sintesi di una rete sequenziale sincrona che va poi impiegata in una rete logica complessa composta da diverse reti logiche interconnesse. Nella prova di progetto gli studenti possono consultare tutto il materiale che desiderano e il tempo a loro disposizione è dell'ordine dei 90 minuti.
Il docente si riserva di eseguire una ulteriore verifica basata su un colloquio.
I punti a disposizione sono 33. In termini di punteggio disponibile la parte teorica ha un peso pari al 40% circa. Si prende 30 e lode se si ottengono complessivamente più di 30 punti. Il risultato insufficiente nella parte teorica rende insufficiente l'intera prova.
Strumenti a supporto della didattica
I lucidi del corso sono disponibili sulla piattaforma "Virtuale"
Orario di ricevimento
Consulta il sito web di Tullio Salmon Cinotti
Consulta il sito web di Matteo Poggi
SDGs
L'insegnamento contribuisce al perseguimento degli Obiettivi di Sviluppo Sostenibile dell'Agenda 2030 dell'ONU.