85734 - TEST, DIAGNOSIS AND RELIABILITY M

Scheda insegnamento

Anno Accademico 2019/2020

Conoscenze e abilità da conseguire

The course will first address the problem of fault modeling, with reference to the automotive environment, to then study testing, design for testability and hardware in the loop approaches. Then, onboard monitoring and diagnosis will be addressed, to finally study fault tolerant techniques for reliable systems’ design. The course will include laboratory experiences, and possible seminars given by experts in the field from the industrial world.

Programma/Contenuti

Introduzione al collaudo di circuiti e sistemi elettronici digitali

  • Definizioni e motivazioni
  • Collocazione all'interno del processo di realizzazione di chip VLSI
  • Resa del processo e costo di produzione di un circuito integrato
  • Alcuni tipi di collaudo: Characterization Testing; Manufacturing Testing; Burn-In; Incoming Inspection

Modelli di guasto

  • Guasti di tipo stuck-at: principi di base sul collaudo nei confronti di guasti di tipo stuck-at
  • Equivalenza di guasti e “Fault Collapsing”
  • Teorema del “Checkpoint”
  • Dominanza di guasti e “Fault Collapsing”
  • Guasti di tipo stuck-open: possibile collaudo
  • Guasti di tipo stuck-on: possibile collaudo
  • Guasti di tipo bridging resistivo, delay, crosstalk e transitori: possibile collaudo

Automatic Test Pattern Generation (ATPG)

  • Definizione
  • Algebre per ATPG
  • Algoritmi esaustivi
  • Algoritmi random
  • “Path Sensitization”
  • Copertura di guasti ed efficienza del collaudo

Macchine automatiche di collaudo (ATE)

  • Componenti e specifiche
  • Costo del collaudo mediante ATE

Macchine automatiche di collaudo (ATE)

  • Definizione e motivazioni
  • “Fault dictionary”
  • “Diagnostic Tree”

Misure di testabilità

  • Motivazioni ed utilizzo
  • Controllabilità ed osservabilità
  • Il “Sandia Controllability and Observability Analysis Program”

IDDQ Testing

  • Idea di base
  • Confronto con altre tecniche di collaudo (risultati delle analisi “Sematech”)
  • Guasti rilevati
  • Problema definizione delle soglie dei chip guasti-corretti
  • Built in current sensors (BICS)
  • Limiti IDDQ testing
  • Delta IDDQ Testing

Tecniche di progettazione orientata al collaudo (DFT)

  • Introduzione
  • Metodi ad-hoc e metodi strutturali
  • Full-scan
  • Partial scan
  • Boundary scan
  • Built-in-self-test (BIST)
  • Built-in logic block observer (BILBO)
  • Hardware in the loop approaches

Tecniche di progettazione Fault Tolerant

  • Introduzione: applicazioni, motivazioni
  • Ridondanza Modulare: strategie di base; realizzazioni e affidabilità del voter; guasti di modo comune; diagnosi dei moduli guasti
  • On-line testing e recovery: duplicazione e confronto; progettazione self-checking
  • Progettazione self-checking: proprietà circuiti self-checking; ipotesi di guasto; progetto di blocchi funzionali self-checking; progetto di checker; error indicators.
  • Codici a rivelazione d'errore (codici di Berger e relativi checker; codici di parità e relativi checker; codice two-rail e relativi checker; codice m-out-of-m e relativi checker)
  • Recovery: rollback and retry; tecniche riconfigurazione
  • Codici a correzione d'errore: codici lineari di parità (codici di Hamming; codici di Hsiao); circuiti di codifica e decodifica

Il corso comprende esercitazioni di laboratorio su:

- simulazione elettrica di guasti di tipo bridging resistivo, crosstalk, e transitorio ed analisi dei loro effetti

- progettazione di componenti base di sistemi per applicazioni ad alta affidabilità e loro realizzazione mediante Field Programmable Gate Arrays.

Testi/Bibliografia

J. Segura C. F. Hawkins, “CMOS Electronics – How It Works, How It Fails” IEEE Press – Wiley, 2004.

M. L. Bushnell, V. D. Agrawal, “Essential of Electronic Testing”, Kluwer Academic Publishers, 2000

M. Abramovici, M. A. Bruer, A. D. Friedman, “Digital Systems Testing and Testable Design”, Computer Science Press, 1990

S. Mourad, Y. Zorian, “Principles of Testing Electronic Systems”, Essential of Electronic Testing”,Wiley, 2000

N. K. Jha, S. Kundu, “Testing and Reliable Design of CMOS Circuits”, Kluwer Academic Publishers, 1990

P. K. Lala, “Self-Checking and Fault Tolerant Digital Design”, Morgan Caufmann Publ, 2001

Metodi didattici

Lezioni frontali in aula affiancate da varie esercitazioni al calcolatore da svolgersi in laboratorio.

Modalità di verifica dell'apprendimento

Esame scritto/orale.

Strumenti a supporto della didattica

PC, videoproiettore, diapositive Power Point.

Orario di ricevimento

Consulta il sito web di Cecilia Metra