FORMATO EUROPEO
PER IL CURRICULUM
VITAE

INFORMAZIONI PERSONALI

Nome **OMANA, MARTIN EUGENIO**
Indirizzo **Via BATTAGNARNO 164, 40133, BOLOGNA, ITALIA**
Telefono **+39 051 4627602**
Fax **+39 051 209 3079**
E-mail **martinomana@unibo.it**

Nazionalità Italiana e argentina

Data di nascita **Firenze, 1975**

ESPERIENZA LAVORATIVA

2002 - presente
Università di Bologna

- Ottobre 2020 – presente: Vincita e fruizione di contratto di lavoro autonomo non occasionale (ex art. 2222 e ss C.C.) di durata 12 mesi, bando del 16.07.2020, presso il Dipartimento di Ingegneria dell'Energia Elettrica e dell'Informazione "Guglielmo Marconi" (DEI) dell'Università degli Studi di Bologna per ricerche su "Strategie per l'Affidabilità e la Safety di Microprocessori ad Alte Prestazioni per Sistemi Autonomi". Contratto finanziato da Intel Corporation
- Marzo 2019 – Settembre 2020: Vincita e fruizione di contratto di collaborazione coordinata e continuativa presso il Dipartimento di Ingegneria dell'Energia Elettrica e dell'Informazione "Guglielmo Marconi" (DEI) dell'Università degli Studi di Bologna, su "Progettazione di Sistemi ad Elevata Affidabilità, Safety ed Efficienza Energetica", bando del 12.03.2019. Contratto finanziato da Intel Corporation e dal Ministero per lo Sviluppo Economico
- Marzo 2018 – febbraio 2019: contratto di collaborazione coordinata e continuativa (di durata annuale) presso il Dipartimento di Ingegneria dell'Energia Elettrica e dell'Informazione "Guglielmo Marconi" (DEI) dell'Università degli Studi di Bologna, su "Nuovo Apparecchio e Sistema di Illuminazione Industriale a Elevatissimo Risparmio Energetico", bando del 09.03.2018.
- Marzo 2017 – febbraio 2018: assegno di ricerca Post-Dottorato presso il Dipartimento di Ingegneria dell'Energia Elettrica e dell'Informazione "Guglielmo Marconi" (DEI) dell'Università degli Studi

1. **Introduction**

2. **Methodology**

3. **Results**

4. **Discussion**

5. **Conclusion**

di Bologna, su "Celle ed Architetture di Memoria ad Alta Affidabilità"

- Marzo 2015 – febbraio 2017: assegno di ricerca Post-Dottorato presso il Centro di Eccellenza Denominato Centro di Ricerca sui Sistemi Elettronici per l'Ingegneria dell'Informazione e delle Telecomunicazioni "Ercole De Castro" (ARCES) dell'Università degli Studi di Bologna, su "Tecniche per la Caratterizzazione del Consumo di Potenza di Microprocessori ad Alte Prestazioni"
- Marzo 2013 – febbraio 2015: assegno di ricerca Post-Dottorato presso il Centro di Eccellenza Denominato Centro di Ricerca sui Sistemi Elettronici per l'Ingegneria dell'Informazione e delle Telecomunicazioni "Ercole De Castro" (ARCES) dell'Università degli Studi di Bologna, su "Tecniche Innovative per un'Elevata Resa di Produzione di Microprocessori ad Alte Prestazioni"
- Marzo 2012 – febbraio 2013: assegno di ricerca Post-Dottorato presso il Centro di Eccellenza Denominato Centro di Ricerca sui Sistemi Elettronici per l'Ingegneria dell'Informazione e delle Telecomunicazioni "Ercole De Castro" (ARCES) dell'Università degli Studi di Bologna, su "Progettazione di Sistemi Fotovoltaici ad Alta Efficienza Energetica"
- Marzo 2009 – febbraio 2012: assegno di ricerca Post-Dottorato presso il Centro di Eccellenza Denominato Centro di Ricerca sui Sistemi Elettronici per l'Ingegneria dell'Informazione e delle Telecomunicazioni "Ercole De Castro" (ARCES) dell'Università degli Studi di Bologna, su "Tecniche di On-Line Testing per la Logica di Controllo di Microprocessori ad Alte Prestazione"
- Marzo 2006 – febbraio 2009: assegno di ricerca Post-Dottorato presso il Dipartimento di Elettronica, Informatica e Sistemistica (DEIS) dell'Università degli Studi di Bologna, su "Tecniche di Design for Testability per Microprocessori ad Alte Prestazioni"
- Gennaio 2005 – febbraio 2006: borsa di studio presso il Dipartimento di Elettronica, Informatica e Sistemistica (DEIS) dell'Università degli Studi di Bologna, su "Tecniche per il Progetto di Sistemi ad Alta Affidabilità"
- Marzo 2002 – dicembre 2004: borsa di studio MADESS del Consiglio Nazionale delle Ricerche (CNR) per il Dottorato di Ricerca presso l'Università degli Studi di Bologna

2001
Powerware Argentina S.A.
(sede di Buenos Aires)

- Attività di studio, ricerca e progetto nell'ambito di inverters per gruppi di continuità (UPS) di bassa e media potenza

ISTRUZIONE, FORMAZIONE E QUALIFICHE

Aprile 2017
Ministero dell'Istruzione,
dell'Università e della
Ricerca (MIUR)

- Conseguimento dell'Abilitazione Scientifica Nazionale (ai sensi dell'art. 16 della Legge 30 dicembre 2010, n. 240) a Professore di II Fascia, settore concorsuale 09/E3, nella procedura di Abilitazione Scientifica Nazionale 2016 (bando con scadenza 3 dicembre 2016), con giudizio unanime della commissione

Aprile 2005
Università di Bologna

- Conseguimento del titolo di Dottore di Ricerca in Ingegneria Elettronica, Informatica e delle Telecomunicazioni (Dottorato dell'Università degli Studi di Bologna) con superamento dell'esame finale (con Commissione Nazionale) presso l'Università degli Studi di Bologna

Agosto 2000
Universidad de
Buenos Aires

- Conseguimento Laurea in Ingegneria Elettronica presso l'Università di Buenos Aires (Argentina), titolo equipollente alla Laurea Italiana Vecchio Ordinamento

PRIMA LINGUA

SPAGNOLO

- Capacità di lettura
- Capacità di scrittura
- Capacità di espressione orale

ITALIANO
eccellente
eccellente
eccellente

- Capacità di lettura
- Capacità di scrittura
- Capacità di espressione orale

INGLESE
eccellente
eccellente
Molto buono

ATTIVITÀ DIDATTICA

Università di Bologna

- Professore a Contratto per l'insegnamento Sistemi Elettronici ad Alta Affidabilità M, 2° modulo (3 CFU), della Laurea Magistrale in Ingegneria Elettronica (curriculum Electronica) dell'Università degli Studi di Bologna, A.A. 2021-2022
- Professore a Contratto per l'insegnamento Sistemi Elettronici ad Alta Affidabilità M, 2° modulo (3 CFU), della Laurea Magistrale in Ingegneria Elettronica (curriculum Electronica) dell'Università degli

Studi di Bologna, A.A. 2020-2021

- Professore a Contratto per l'insegnamento Introduction to Computer Architectures M (6 CFU), della Laurea Magistrale in Ingegneria Elettronica (curriculum Electronic technologies for Big-Data and Internet of Things – EBIT) dell'Università degli Studi di Bologna, A.A. 2018-2019
- Professore a Contratto per l'insegnamento Elettronica T, 2° modulo (Elettronica di Potenza, 3 CFU), Corso di Laurea in Ingegneria dell'Energia Elettrica, Alma Mater Studiorum Università di Bologna, A.A. 2014-2015, 2015-2016, 2016-2017, 2017-2018, 2018-2019
- Tutor per l'insegnamento "Elettronica T-1" (9 CFU), Corso di Laurea in Ingegneria Elettronica, Università degli Studi di Bologna, A.A. 2013-2014, 2017-2018
- Tutor per l'insegnamento "Design for Reliable Data Processing and Storage M" (6 CFU), della Laurea Magistrale in Ingegneria Elettronica (curriculum Electronics for Intelligent Systems, Big-Data and Internet of Things – EBIT) dell'Università degli Studi di Bologna, A.A. 2019-2020, 2020-2021
- Tutor per "Attività Informativa, di Accoglienza e Orientamento" (70 ore), presso la Scuola di Ingegneria e Architettura, Corso di Laurea in Ingegneria Elettronica (sede di Bologn), Università degli Studi di Bologna, A.A. 2016-2017, 2017-2018, 2018-2019, 2019-2020, 2020-2021
- Esercitazione per l'insegnamento "Design for Testability and Reliability of Integrated Circuits M" (9 CFU) della Laurea Magistrale in Ingegneria Elettronica dell'Università degli Studi di Bologna, A.A. 2009-2010, 2010-2011, 2011-2012, 2012-2013, 2013-2014, 2014-2015, 2015-2016, 2016-2017, 2018-2019
- Esercitazioni per l'insegnamento "Sistemi Elettronici ad Alta Affidabilità M" (6 CFU) della Laurea Magistrale in Ingegneria Elettronica dell'Università degli Studi di Bologna, dall'A.A. 2010-2011, 2011-2012, 2012-2013, 2013-2014, 2014-2015, 2016-2017, 2017-2018, 2018-2019
- Esercitazione per l'insegnamento "Elettronica T-1" (9 CFU) della Laurea Triennale in Ingegneria Elettronica dell'Università degli Studi di Bologna, A.A. 2011-2012, 2012-2013
- Esercitazione per l'insegnamento "Elettronica T" (9 CFU) della Laurea Triennale in Ingegneria Elettronica dell'Università degli Studi di Bologna, A.A. 2009-2010, 2010-2011, 2011-2012
- Esercitazioni per l'insegnamento "Sistemi Elettronici ad Alta Affidabilità LS" (6 CFU) della Laurea Specialistica in Ingegneria Elettronica dell'Università di Bologna, A.A. 2002-2003, 2003-2004, 2004-2005, 2005-2006, 2006-2007, 2007-2008, 2008-2009
- Seminario svolto su "Impatto di Fenomeni di Invecchiamento

sull’Affidabilità di ICs” nell’ambito del corso “Sistemi Elettronici ad Alta Affidabilità M” (6 CFU) della Laurea Magistrale in Ingegneria Elettronica (curriculum: Elettronica) dell’Università degli Studi di Bologna, A.A. 2020/2021, 2016/2017

- Seminario svolto su “Codici a Correzione d’Errore di tipo Single Error Correction Double Error Detection (SEC-DED)” nell’ambito del corso “Sistemi Elettronici ad Alta Affidabilità M” (6 CFU) della Laurea Magistrale in Ingegneria Elettronica (curriculum: Elettronica) dell’Università degli Studi di Bologna, A.A. 2020/2021, 2018/2019, 2017/2018, 2016/2017, 2015/2016, 2014/2015
- Seminario svolto su “Hardware in the Loop (HiL)” nell’ambito del corso “Test, Diagnosis and Reliability M” (6 CFU) della Laurea Magistrale in Advanced Automotive Electronic Engineering (A2E2) dell’Università degli Studi di Bologna, A.A. 2020/2021, 2018/2019, 2017/2018
- Seminario svolto su “Aging Phenomena and Description of their Impact on Soft Error” nell’ambito del corso “Design for Reliable Data Processing and Storage M” (6 CFU) della Laurea Magistrale in Ingegneria Elettronica (curriculum Electronic technologies for Big-Data and Internet of Things – EBIT) dell’Università degli Studi di Bologna, A.A. 2019/2020, 2017/2018
- Seminario svolto su “Single Error Correction, Double Error Detection (SEC-DED) Codes” nell’ambito del corso “Design for Reliable Data Processing and Storage M” (6 CFU) della Laurea Magistrale in Ingegneria Elettronica (curriculum Electronic technologies for Big-Data and Internet of Things – EBIT) dell’Università degli Studi di Bologna, A.A. 2019/2020
- Seminario svolto su “Hardware in the Loop (HiL)” nell’ambito del corso “Test, Diagnosis and Reliability M” (6 CFU), della Laurea Magistrale in Advanced Automotive Electronic Engineering (A²E²) dell’Università degli Studi di Bologna, A.A. 2017-2018
- Seminario svolto su “Codici a Correzione d’Errore di tipo Single Error Correction Double Error Detection (SEC-DED)” nell’ambito del corso “Sistemi Elettronici ad Alta Affidabilità M” (6 CFU), della Laurea Magistrale in Ingegneria Elettronica (curriculum: Elettronica) dell’Università degli Studi di Bologna, A.A. 2014-2015, 2015-2016, 2016-2017, 2017-2018
- Seminario svolto su “Impact of Ageing Phenomena on ICs’ Soft Error Vulnerability” nell’ambito del corso “Design for Testability and Reliability of Integrated Circuits M” (9 CFU) della Laurea Magistrale in Ingegneria Elettronica dell’Università degli Studi di Bologna, A.A. 2015-2016
- Seminario svolto su “Hot-Spot Heating in Photovoltaic Cells” nell’ambito del corso “Design for Testability and Reliability of Integrated Circuits M” (9 CFU) della Laurea Magistrale in Ingegneria Elettronica dell’Università degli Studi di Bologna, A.A. 2010-2011

Universidad de
Buenos Aires

- Seminario svolto su "Data Security in Reti Wireless" nell'ambito del corso "Sistemi Elettronici ad Alta Affidabilità LS" (6 CFU) della Laurea Specialistica in Ingegneria Elettronica dell'Università degli Studi di Bologna, A.A. 2008-2009

- Esercitazioni per l'insegnamento "Elettronica Applicata I" della Laurea in Ingegneria Elettronica dell'Università di Buenos Aires (Argentina), A.A. 2000, 2001

**MEMBRO DI COMMISSIONE
ESAMINATRICE**

- Membro della Commissione di Laurea Magistrale in Ingegneria Elettronica dell'Università di Bologna, Seconda Sessione di Laurea, A.A. 2019-2020
- Membro della Commissione di Laurea Magistrale in Advanced Automotive Electronic Engineering (A2E2) dell'Università degli Studi di Bologna, Seconda Sessione di Laurea, A.A. 2019-2020
- Membro Esperto Aggregato (in Elettronica) della Commissione esaminatrice per gli Esami di Stato per l'abilitazione all'esercizio della professione di Ingegnere, sede di Bologna, per l'anno 2018 (I e II sessione)
- Membro Esperto Aggregato (in Elettronica) della Commissione esaminatrice per gli Esami di Stato per l'abilitazione all'esercizio della professione di Ingegnere, sede di Bologna, per l'anno 2017 (I e II sessione)
- Membro della Commissione di Laurea Magistrale in Ingegneria Elettronica dell'Università di Bologna, per la Prima Sessione (secondo appello) di Laurea A.A. 2015-2016
- Membro Esperto Aggregato (in Elettronica) della Commissione esaminatrice per gli Esami di Stato per l'abilitazione all'esercizio della professione di Ingegnere, sede di Bologna, per l'anno 2015 (I sessione)
- Membro Esperto Aggregato (in Elettronica) della seconda Commissione esaminatrice per gli Esami di Stato per l'abilitazione all'esercizio della professione di Ingegnere, sede di Bologna, per l'anno 2007 (I e II sessione)
- Assistenza allo svolgimento del Test di Ammissione ai corsi di Laurea della Facoltà di Ingegneria, A.A. 2005-2006, 2012-2013

**□ SUPERVISIONE
ATTIVITÀ DI RICERCA DI
STUDENTI PHD**

- Ing. Meryem Bouras, studentessa di PhD presso la Mohammed V University in Rabat, Rabat (Marocco), ed Erasmus student presso l'Università di Bologna (settembre 2016 – giugno 2017)
- Ing. Zahra Shirmohammadi, studentessa di PhD presso la University

of Technology, Tehran (Iran), e Visiting PhD student presso l'Università di Bologna (settembre 2016 – dicembre 2016)

- Ing. Vimalathithan Rathinasabapathy, studente di PhD presso la Anna University, Coimbatore (India), e visiting PhD student presso l'Università di Bologna (settembre 2010 – luglio 2011)
- Ing. Daniele Giaffreda, studente di PhD presso ARCES, Università di Bologna (gennaio 2010 – agosto 2011)

**CORRELATORE TESI DI
LAUREA IN INGEGNERIA
ELETTRONICA
DELL'UNIVERSITÀ DI
BOLOGNA**

- "Diagnosi Concorrente di Guasti in Sistemi ad Alta Affidabilità", Ing. Nicola Laffi, A.A. 2002-2003 (svolta in collaborazione con STMicroelectronics)
- "Tecniche di Riconfigurazione Concorrente per Sistemi ad Alta Affidabilità", Ing. Andrea Ferrari, A.A. 2003-2004 (svolta in collaborazione con STMicroelectronics)
- "Strategie di Progetto e di Ausilio alla Progettazione per Automi Nanometrici ad Alta Affidabilità", Ing. Ovidio Losco, A.A. 2003-2004 (svolta in collaborazione con STMicroelectronics)
- "Effetti di Guasti Transitori Multipli sul Funzionamento di Circuiti Very Deep SubMicron", Ing. Fabio Toma, A.A. 2004-2005 (svolta in collaborazione con STMicroelectronics)
- "Rivelazione Concorrente di Guasti in Microprocessori ad Alte Prestazioni", Ing. Giuliano Garriamone, A.A. 2006-2007 (svolta in collaborazione con Intel Corporation)
- "Strategie di Misura sul Chip del Clock Jitter per Microprocessori ad Alte Prestazioni", Ing. Daniele Giaffreda, A.A. 2007-2008 (svolta in collaborazione con Intel Corporation)
- "On-Line Testing Approaches for High Performance Microprocessors", Ing. Filipimin Andreas Dragonas, A.A. 2007-2008
- "Modeling and Tolerance of Faults Affecting Circuits Implemented by Emergent Technologies", Ing. Salvatore Schinella, A.A. 2007-2008 (svolta in collaborazione con la Northeastern University, Boston, USA)
- "Celle Solari Polimeriche", Ing. Alessio Ronchini, A.A. 2010-2011
- "Fault Tolerant Energy Harvesting System for Biomedical Applications", Ing. Roberto Specchia, A.A. 2007-2008 (svolta in collaborazione con la Simon Fraser University, Canada)
- "Power Analysis and Degradation of Organic PV Cells", Ing. Gunanathan Nishanthan, A.A. 2010-2011 (svolta in collaborazione con la Northeastern University, Boston, USA)
- "Faults Affecting the Control Blocks of Photovoltaic Arrays and Techniques for Their Tolerance", Ing. Giacomo Collepalambo, A.A.

- C30. **M. Omaña**, D. Rossi, N. Bosio, C. Metra, "Self-Checking Monitor for NBTI Due Degradation", in Proceedings of the 16th IEEE International Mixed-Signals, Sensors, and Systems Test Workshop (IMS3TW'10), Montpellier (France), June 7-9, 2010, IEEE Computer Society Press, Los Alamitos (California), 2010.
- C31. **M. Omaña**, D. Giaffreda, C. Metra, TM Mak, S. Tam, A. Rahman, "On-Die Ring Oscillator Based Measurement Scheme for Process Parameter Variations and Clock Jitter", in IEEE Proceedings of the 23rd IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems (DFT'10), Kyoto (Japan), October 6-8, 2010, pp. 265 – 272, IEEE Computer Society Press, Los Alamitos (California), 2010.
- C32. D. Rossi, **M. Omaña**, C. Metra, "Transient Fault and Soft Error On-Die Monitor", in IEEE Proceedings of the 23rd IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems (DFT'10), Kyoto (Japan), October 6-8, 2010, pp. 391-398, IEEE Computer Society Press, Los Alamitos (California), 2010.
- C33. D. Rossi, **M. Omaña**, D. Giaffreda, C. Metra, "Secure Communication Protocol for Wireless Sensor Networks", in Proc. of 2010 8th IEEE East-West Design & Test Symposium (EWDTS), September 17-20, 2010.
- C34. D. Rossi, **M. Omaña**, C. Metra, A. Paccagnella, "Impact of Aging Phenomena on Soft Error Susceptibility", in IEEE Proceedings of the 24th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems (DFT'11), Vancouver (Canada), October 3-5, 2011, pp. 18 – 24.
- C35. D. Giaffreda, **M. Omaña**, D. Rossi, C. Metra, "Model for Thermal Behavior of Shaded Photovoltaic Cells Under Hot-Spot Condition", in IEEE Proceedings of the 24th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems (DFT'11), Vancouver (Canada), October 3-5, 2011, pp. 252 – 258.
- C36. **M. Omaña**, D. Rossi, G. Collepalambo, C. Metra, F. Lombardi, "Faults Affecting the Control Blocks of PV Arrays and Techniques for Their Concurrent Detection", in IEEE Proceedings of the 25th IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT'12), Austin (Texas, USA), October 3-5, 2012, pp. 199-204, IEEE Computer Society Press, Los Alamitos (California), 2012.
- C37. Vimalathithan R., D. Rossi, **M. Omaña**, C. Metra, M. L. Valarmathi, "Polynomial Based Key Distribution Scheme for WPAN", in Proceedings of 3rd International Conference on Cryptology and Computer Security 2012, Langkawi, Malaysia, June 4-6 2012.
- C38. C. Bolchini, A. Miele, C. Sandionigi, M. Ottavi, S. Pontarelli, A.

- Salsano, C. Metra, **M. Omaña**, D. Rossi, M. Sonza Reorda, L. Sterpone, M. Violante, S. Gerardin, M. Bagatin, A. Paccagnella, "High-reliability Fault Tolerant Digital Systems in Nanometric Technologies: Characterization and Design Methodologies" in IEEE Proceedings of the 25th IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT'12), Austin (Texas, USA), October 3-5, 2012, pp. 121-125, IEEE Computer Society Press, Los Alamitos (California), 2012.
- C39. **M. Omaña**, D. Rossi, F. Fuzzi, C. Metra, C. Tirumurti, and R. Galivanche, "Novel Approach to Reduce Power Droop During Scan-Based Logic BIST", in Proceedings of IEEE European Test Symposium (ETS), Avignon (France), May 27-31, 2013, pp. 1-6, IEEE Computer Society Press, Los Alamitos (California), 2013.
- C40. **M. Omaña**, D. Rossi, E. Beniamino, C. Metra, C. Tirumurti, and R. Galivanche, "Power Droop Reduction During Launch-On-Shift Scan-Based Logic BIST" in Proc. of IEEE Int. Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems, Amsterdam, October 1-3, 2014, pp. 21-26, IEEE Computer Society Press, Los Alamitos (California), 2014.
- C41. **M. Omaña**, L. A. Adanaque, C. Metra, D. Rossi, "On Aging of Latches' Robustness", in Proc. of Manufacturable and Dependable Multicore Architectures at Nanoscale (MEDIAN) Workshop, 2015.
- C42. M. A. Kochte, A. Dalirsani, A. Bernabei, **M. Omaña**, C. Metra, H. J. Wunderlich, "Intermittent and Transient Fault Diagnosis on Sparse Code Signatures", in Proc. IEEE Asian Test Symposium (ATS), 2015, pp. 157 – 162, IEEE Computer Society Press, Los Alamitos (California), 2015.
- C43. **M. Omaña**, A. Fiore, C. Metra, "Inverters' Self-Checking Monitors for Reliable Photovoltaic Systems", in Proceedings of Design, Automation and Test in Europe (DATE 2016), Dresden (Germany) March 14 - 18, 2016.

Data: Bologna, 23 Settembre 2021

Firma